# (19)日本国特許庁(JP)

# (12) 公開特許公報(A)

(11)特許出願公開番号

# 特開平5-315931

(43)公開日 平成5年(1993)11月26日

(51)Int.Cl. <sup>5</sup>	識別記号	庁内整理番号	F I	技術表示箇所
H 0 3 K 19/0175			•	
H 0 2 J 1/00	309 H	7373-5G	•	
		8941 — 5 J	H 0 3 K 19/00	101 Å

審査請求 未請求 請求項の数1(全 4 頁)

(21)出顯番号	特顯平3-296900	(71)出願人	000004237
(00) 11 FX II	₩ <b>-                                   </b>		日本電気株式会社
(22)出顧日	平成3年(1991)11月13日	(72)発明者	東京都港区芝五丁目7番1号 津田 典子
		,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,	東京都港区芝五丁目7番1号日本電気株式
			会社内
		(74)代理人	弁理士 京本 直樹 (外2名)


# (54)【発明の名称】 レベルシフト回路

## (57)【要約】

【目的】低電圧源系の回路を高電圧源系の回路に変換するレベルシフト回路において、低電圧源の異常上昇を検知してレベルシフト回路を停止させる。

【構成】低電圧源の異常上昇を検知する検知回路を有し、高電圧源とレベルトシへト回路との間にゲートを検知回路の出力に接続したPチャネルトランジスタQP1を設け、かつ、レベルシフト回路の出力端とグランドの間に同じくゲートを検知回路の出力に接続したNチャネルトランジスタQN1を設けている。

【効果】システムの異常等により低電圧源が定格異常に 上昇したとき、レベルシフト回路に供給される電源を切 断して貫通電流の発生を防ぎ、高電圧源系の回路の電位 を固定し異常動作を防ぐ。



1

#### 【特許請求の範囲】

【請求項1】 低電圧源系の回路を高電圧源の回路に変換するレベルシフト回路において、前記低電圧源の定格以上の上昇を検知する検知回路と、前記検知回路の信号を受けてレベルシフト回路の電位を固定するゲート回路とを有することを特徴とするレベルシフト回路。

## 【発明の詳細な説明】

#### [0001]

【産業上の利用分野】本発明はレベルシフト回路に関する。

#### [0002]

【従来の技術】図3は従来のレベルシフト回路を用いた ドライバ回路の一例を示す回路図である。入力端Tは低 電圧源(以後VCCと記す)をソースとするインバータ 2の入力に接続され、さらにこのインバータ2の出力が 同じくVCCをソースとするインバータ3に入力されて いる。これら2つのインバータ2、3の出力がレベルシ フト回路を構成する2つのNチャネル型絶縁ゲート電界 効果トランジスタ(以下、Nチャネルトランジスタとい う)Q2,Q4のゲートに接続されている。レベルシフ 20 ト回路は高電圧源(以後VDDと記す)とグランド間に Pチャネル型絶縁ゲート電界効果トランジスタ(以下、 Pチャネルトランジスタという)Q1とNチャネルトラ ンジスタQ2、PチャネルトランジスタQ3とNチャネ ルトランジスタQ4が各々直列に接続される構成となっ ており、PチャネルトランジスタQ1のゲートにはPチ ャネルトランジスタQ3とNチャネルトランジスタQ4 の接続点T1が接続され、一方Pチャネルトランジスタ Q3のゲートにはPチャネルトランジスタQ1とNチャ ネルトランジスタQ2の接続点T2が接続されている。 【0003】レベルシフト回路の出力T1はVDDをソ ースとするインバータ4を経て、そのドレインが出力端 子5に接続されたPチャネルトランジスタQ5のゲート に入力される。ここでレベルシフト回路以降のトランジ スタQ1~Q5、インバータ4には高電圧が印加される ため高耐圧設計となっている。

【0004】動作としては入力端Tに入力されたVCCレベルの信号がレベルシフト回路によってVDDレベルの信号に変換され、ICの出力端子5には入力端Tが0のときハイ・インピーダンス、Tが1すなわちVCCの40とき1すなわちVDDが出力される。

【0005】図5の波形図に示すようにVCCが異常に上昇すると(時刻 t。)、VCC系のトランジスタがブレークダウンし、T1の電位は不定となりT11レベルとなる(図5(c))。出力端子5はこの信号レベルによりオンまたはオフする(図5(d))。

#### [0006]

【発明が解決しようとする課題】一般に自動車内で使用 される2電源を有するICには、バッテリーからの高電 圧源と、それを3端子レギュレータ等で降圧した低電圧 50 源が用いられる。

【0007】3端子レギュレータの異常により低電圧源が上昇し低電圧源系のトランジスタの耐圧を越えると、トランジスタはブレークダウンしてその出力は不足となる。

2

【0008】レベルシフト回路の入力も不足となるため 貫通電流が発生し、レベルシフト回路の出力、さらに I Cの出力端子も不定となってシステム全体に異常を引き 起こすという問題点があった。

## 10 [0009]

【課題を解決するための手段】本発明のレベルシフト回路は、低電圧源を監視し、異常な上昇を検知する検知回路と、その信号を受けて異常発生時にレベルシフト回路の動作を停止し電位を固定するゲート回路を備えている。

## [0010]

【実施例】次に本発明について図面を参照して説明する。図1は本発明の第1の実施例の回路図である。図3の従来のレベルシフト回路に対して低電圧源(VCC)を監視してその異常上昇を検知する検知回路10と、その出力をゲートに受ける2つのトランジスタQP1、QN1が追加してゲート回路を構成する。NチャネルトランジスタQN1はグランドとレベルシフト回路の出力端T1との間に接続されVCCに異常が検出された場合にオンし、出力端T1をグランドに固定する。これにより出力端子5はハイ・インピーダンス状態に初期化される。一方レベルシフト回路の2つのPチャネルトランジスタQP1を介してVDDと接続されVCCが異常時にはQP1がオフすることによってレベルシフト回路はVDDから切り離され電流が流れなくなる。

【0011】以上、記述した通り貫通電流を防ぎ、出力 を初期化、固定できる。

【 0 0 1 2 】図 2 は本発明の第 2 の実施例を示す回路図である。

【0013】図3に対してNチャネルトランジスタQN1、QN2が追加されてゲート回路を構成する。NチャネルトランジスタQN2はNチャネルトランジスタQ2のゲートに接続されVCC以上検知時にオンして、QN2をオフ状態にし貫通電流を防ぐ。一方NチャネルトランジスタQN1は図1の第1の実施例と同様である。以上のようにして図1と同様の効果を得られる。

【0014】尚VCC異常検知回路は図4に一例を示すようにコンパレータ6を用いて容易に構成できる。VDDとグランド間に直列に接続された2つの抵抗R1,R2による分圧を利用して、コンパレータの(-)側入力にはVCC定格以上の検知したいレベルを入力しておけば良い。(+)側入力V5にVCC又はそれに応じた電圧が入力される。

) 【0015】先に従来技術の不都合を説明した図5を用

3

いて、本発明のレベルシフト回路の動作を説明する。 【0016】時刻 t。においてVCCが異常検知レベルを越すと(図5(a))、検知回路10の出力信号が1 すなわちVDD(図5(b))になり、それによりT1 は0に固定され(図5(c))、出力端子5はハイ・インピーダンス(図5(d))となる。

## [0017]

【発明の効果】以上説明した様に本発明は電源系統の故障などによる低電圧源の異常上昇を検知し、その場合にレベルシフト回路の電位を固定するゲート回路を設けた 10ので、貫通電流を防ぎ、高電圧源系の回路を安定化できるという効果を有している。

# 【図面の簡単な説明】

- 【図1】本発明の第1の実施例を示す回路図。
- 【図2】本発明は第2の実施例を示す回路図。
- 【図3】従来技術を示す回路図。

【図4】図1および図2で示した低電圧源異常検出回路の一例の回路図。

【図5】従来技術および本発明のレベルシフト回路の動作を示す波形図。

# 【符号の説明】

- 2, 3, 4 インバータ
- 5 出力端子
- 6 コンパレータ
- 10 低電圧源異常検出力回路
- 10 Q1, Q3, Q5, QP1 Pチャネルトランジスタ Q2, Q4, QN1, QN2 Nチャネルトランジス タ

# T 入力端


T1, T2 レベルシフト回路の出力端

VDD 高電圧源


VCC 低電圧源

【図1】 【図4】 **VDD** 10 高電圧源 RIJ 低電圧源 VDD 6コンパレータ 異常検知回路 QP1 1X1-9 低電圧電源 3インバータ **- 0**5 Q4 T入力端 QN1 出力端子 7 インバータ


【図3】



【図2】



【図5】



PAT-NO: JP405315931A

DOCUMENT-IDENTIFIER: JP 05315931 A

TITLE: LEVEL SHIFTING CIRCUIT

PUBN-DATE: November 26, 1993

INVENTOR - INFORMATION:

NAME

TSUDA, NORIKO

ASSIGNEE-INFORMATION:

NAME COUNTRY
NEC CORP N/A

APPL-NO: JP03296900

APPL-DATE: November 13, 1991

INT-CL (IPC): H03K019/0175, H02J001/00

US-CL-CURRENT: 327/333

## ABSTRACT:

PURPOSE: To prevent the generation of a through current and to stabilize a

circuit in a high voltage source system by providing a level shifting circuit

with a gate circuit for fixing the potential of the level shifting circuit at

the occurance of abnormality.

CONSTITUTION: The gate circuit is constituted by adding a detection circuit

10 for monitoring a low voltage source VCC and detecting its abnormal rise and

two transistors(TRs) QP1, QN1 for receiving an output from the circuit 10 by

their gates to a convensional level shifting circuit. The n-channel TR QN1 is

connected between ground and the output terminal T1 of the level shifting

circuit, and if abnormality is detected in the VCC, it is turned on to fix the

output terminal T1 to the ground. Thereby an output terminal 5 is initialized

to a high impedance state. On the other hand, the sources of two p-channel  $\ensuremath{\mathtt{TRs}}$ 

Q1, Q3 in the level shifting circuit are connected to a high voltage source VDD

through the p-channel TR QP1, and when the VCC is abnormal, the QP1 is turned

off, so that the level shifting circuit is disconnected from the VDD and a

current flow disappears.

COPYRIGHT: (C) 1993, JPO&Japio

\* NOTICES \*

JPO and NCIPI are not responsible for any damages caused by the use of this translation.

- 1. This document has been translated by computer. So the translation may not reflect the original precisely.
- 2.\*\*\*\* shows the word which can not be translated.
- 3.In the drawings, any words are not translated.

## **DETAILED DESCRIPTION**

[Detailed Description of the Invention]

[0001]

[Industrial Application] This invention relates to a level shift circuit.

[0002]

[Description of the Prior Art] <u>Drawing 3</u> is the circuit diagram showing an example of a driver circuit using the conventional level shift circuit. It connects with the input of the inverter 2 which uses the source of a low battery (it is henceforth described as VCC) as the source, and the input edge T is inputted into the inverter 3 with which the output of this inverter 2 similarly uses VCC as the source further. The output of these two inverters 2 and 3 is connected to the gate of two N channel mold insulated-gate field-effect transistors (henceforth an N channel transistor) Q2 and Q4 which constitute a level shift circuit. A level shift circuit between the source of the high voltage (it is henceforth described as VDD), and a gland A P channel mold insulated-gate field-effect transistor Q1, the N channel transistor Q2 and the P channel transistor Q3, and the N channel transistor Q4 have composition respectively connected to a serial. (It is hereafter called a P channel transistor) The node T1 of the P channel transistor Q3 and the N channel transistor Q4 is connected to the gate of the P channel transistor Q1 and the N channel transistor Q2 is connected to the gate of the P channel transistor Q3.

[0003] The output T1 of a level shift circuit is inputted into the gate of the P channel transistor Q5 where the drain was connected to the output terminal 5 through the inverter 4 which uses VDD as the source. Since the high voltage is impressed to the transistors Q1-Q5 after a level shift circuit, and an inverter 4 here, it is a quantity proof-pressure design.

[0004] The signal of VCC level inputted into the input edge T as actuation is changed into the signal of VDD level by the level shift circuit, and when the input edge T is 0 and a high impedance and T are 1, i.e., VCC, 1, i.e., VDD, is outputted to the output terminal 5 of IC.

[0005] If VCC goes up unusually as shown in the wave form chart of <u>drawing 5</u> (time of day to), the transistor of a VCC system carries out breakdown, and the potential of T1 will become unfixed and will serve as T11 level ( <u>drawing 5</u> (c)). An output terminal 5 is turned on or turned off with this signal level ( <u>drawing 5</u> (d)). [0006]

[Problem(s) to be Solved by the Invention] The source of the high voltage from a dc-battery and the source of a low battery which lowered the pressure of it with 3 terminal regulator etc. are used for IC which has two power sources generally used by the automatic in the car one.

[0007] If the source of a low battery goes up by the abnormalities of 3 terminal regulator and pressure-proofing of the transistor of the source system of a low battery is exceeded, breakdown of the transistor will be carried out and it will become insufficient [ the output ].

[0008] Since the input of a level shift circuit also became insufficient, the penetration current occurred, and the output terminal of IC also had further the output of a level shift circuit, and the trouble of having become an indeterminate and causing abnormalities in the whole system.

[Means for Solving the Problem] The level shift circuit of this invention supervised the source of a low battery, and is equipped with the detecting circuit which detects an unusual rise, and the gate circuit which suspends actuation of a level shift circuit and fixes potential in response to the signal at the time of an abnormal occurrence.

[0010]

[Example] Next, this invention is explained with reference to a drawing. <u>Drawing 1</u> is the circuit diagram of the 1st example of this invention. The detecting circuit 10 which supervises the source (VCC) of a low battery to the conventional level shift circuit of <u>drawing 3</u>, and detects the abnormality rise, and two transistors QP1 and QN1 which receive the output in the gate add, and a gate circuit is constituted. The N channel transistor QN1 is turned on, when it connects between a gland and the outgoing end T1 of a level shift circuit and abnormalities are detected by VCC, and it fixes an outgoing end T1 to a gland. Thereby, an output terminal 5 is initialized by the hi-z state. On the other hand, the source of two P channel transistors Q1 and Q3 of a level

shift circuit is connected with VDD through the P channel transistor QP 1, when QP1 turns [ VCC ] off at the time of abnormalities, a level shift circuit will be separated from VDD and a current will not flow. [0011] As mentioned above, a penetration current is prevented as described, and an output can be initialized

and it can fix.

[0012] <u>Drawing 2</u> is the circuit diagram showing the 2nd example of this invention.

[0013] The N channel transistors QN1 and QN2 are added to <u>drawing 3</u>, and a gate circuit is constituted. It connects with the gate of the N channel transistor Q2, and the N channel transistor QN2 is turned on more than VCC at the time of detection, makes QN2 an OFF state, and prevents a penetration current. On the other hand, the N channel transistor QN1 is the same as that of the 1st example of <u>drawing 1</u>. The same effectiveness as <u>drawing 1</u> can be acquired as mentioned above.

[0014] In addition, the abnormality detecting circuit in VCC can be easily constituted using a comparator 6, as an example is shown in <u>drawing 4</u>. What is necessary is just to input the level which wants to detect more than VCC rating to the (-) side input using the partial pressure by two resistance R1 and R2 connected to the serial between VDD and a gland. [ of a comparator ] (+) The electrical potential difference according to VCC or it is inputted into the side input V5.

[0015] Actuation of the level shift circuit of this invention is explained using <u>drawing 5</u> which explained unarranging [ of the conventional technique ] previously.

[0016] time of day to if it sets and VCC exceeds abnormality detection level (  $\underline{drawing 5}$  (a)), the output signal of a detecting circuit 10 becomes 1 (  $\underline{drawing 5}$  (b)), i.e., VDD, and this fixes T1 to 0 -- having (  $\underline{drawing 5}$  (c)) -- an output terminal 5 -- yes, it becomes - impedance (  $\underline{drawing 5}$  (d)). [0017]

[Effect of the Invention] Since the gate circuit which detects the abnormality rise of the source of a low battery according [ this invention ] to failure of a power system etc. like when it explained above, and fixes the potential of a level shift circuit in that case was prepared, a penetration current is prevented and it has the effectiveness that the circuit of the source system of the high voltage can be stabilized.

[Translation done.]